• A
  • A
  • A
  • АБB
  • АБB
  • АБB
  • А
  • А
  • А
  • А
  • А
Обычная версия сайта

Статья

Управление динамикой вычислений в процессорах потоковой архитектуры для различных типов алгоритмов

Программная инженерия. 2015. № 9. С. 20-24.

В работе формулируются задачи определения рациональных режимов работы вычислителей пост фон-Неймановской архитектуры с автоматическим аппаратным распараллеливанием (вычислители потоковой, DATA FLOW архитектуры) и предлагаются решения некоторых из них. Вычислители потоковой архитектуры обладают несомненными преимуществами в виде полностью автоматической параллелизации обработки данных на аппаратном уровне и могут рассматриваться как альтернативное будущее современным процессорам классической фон-Неймановской архитектуры.   В отличие от вычислителей традиционной архитектуры в данном случае возможно управление интенсивностью вычислений (числом одновременно выполняемых операций), определены условия для такого управления. Целенаправленное  управление  интенсивностью вычислений полезно с точки рационального использования как имеющихся исполняющих устройств, так и нагрузки (трафика) внутрикристалльных шин передачи данных и позволит более эффективно использовать потоковые вычислители как в одно- , так и в многозадачных режимах. Реализуются стратегии управления путем задания приоритетов выборки готовых к выполнению операторов из буферной памяти команд потокового вычислителя, при этом возможны режимы как интенсификации так и депрессии интенсивностью вычислений. Понятие функции вычислительной трудоемкости расширяется на ее изменение во времени выполнения программы. Решение поставленных задач выполнено методами компьютерного моделирования, показана многовариантность решений и возможность выбора наиболее эффективных из них. Эффективность применения нескольких предложенных стратегий управления интенсивностью вычислений показана на примере нескольких часто используемых стандартных алгоритмов.