Особенности TCAD-SPICE-моделирования удара заряженной частицы в 6T-ячейку статической памяти, изготовленную по КМОП-технологии с проектными нормами 28 нм

Известия высших учебных заведений. Электроника. 2023. Т. 28. № 6. С. 826–837.

Петросянц К. О., Силкин Д. С., Попов Д. А., Исмаил-Заде М. Р., Харитонов И. А., Переверзев Л. Е., Морозов А. А., Тургенев П. В.

С уменьшением размеров транзисторов возникают условия, когда удар одной частицы затрагивает сразу несколько транзисторов в составе ячейки памяти. Вследствие этого при моделировании недостаточно учитывать один транзистор, в который непосредственно попадает частица. В работе рассмотрена полноразмерная 3D-модель двух n-канальных транзисторов, являющихся частью 6T-ячейки памяти, в которую ударяет заряженная частица. Предложен способ моделирования удара частицы, который позволяет рассчитать в TCAD-симуляторе импульс тока после удара, а в SPICE-симуляторе с применением SPICE-моделей – реакцию схемы ячейки памяти на удар. Данный способ дает возможность объединить преимущества TCAD- и SPICE-расчетов и добиться соответствия между точностью и скоростью проведения моделирования. Рассмотрены вопросы определения параметров TCAD-модели удара частицы, возникновения импульса тока после удара частицы рядом с транзистором во включенном состоянии, а также влияния тока этого транзистора на работу ячейки памяти. Предложен прием задания в TCAD-симуляторе сложных профилей распределения носителей заряда, индуцированных ударом частицы. Проведено моделирование нескольких случаев удара частиц с разными значением LET (Linear Energy Transfer) и показан пример определения критического значения LET для 6T-ячейки статической памяти с проектными нормами 28 нм. Подобранные параметры физической структуры транзистора позволяют моделировать характеристики транзисторов, произведенных по КМОП-технологии с проектными нормами 28 нм.

Ключевые слова: TCAD, ячейка памяти, TCAD, SRAM, failure, SPICE modeling, static memory, particle impact, статическая память, удар частицы